Ketika siklus positif sinyal input diterapkan, dioda akan reverse bias karena sinyal input tetapi akan forward bias karena tegangan bias V_B. Dioda akan mengalirkan arus ketika tegangan bias lebih besar dari tegangan pada sinyal input. Aliran arus ini mengisi kapasitor sebesar tegangan bias melalui dioda. Ketika sinyal input melebihi tegangan bias, dioda menjadi reverse bias dan aliran arus yang melewati dioda berhenti.

Pada saat siklus negatif sinyal input diterapkan, maka dioda menjadi forward bias karena tegangan bias V_B dan sinyal input. Kondisi ini akan mengisi kapasitor sebesar penjumlahan sinyal input dan tegangan bias. Pada awal setengah positif sinyal input, dioda berada dalam keadaan reverse bias yang mengakibatkan discharging pada muatan kapasitor. Jadi kita akan memiliki tegangan total pada output yaitu sama dengan tegangan yang disimpan pada kapasitor dan sinyal input yang diterapkan.

Gambar 2.45 Sinyal input, rangkaian dan sinyal output Positive Clamper Circuit with POSITIVE Biasing

Video Tutorial:

Percobaan Positive Clamper Circuit with POSITIVE Biasing

Gambar 2.46 Rangkaian Percobaan Positive Clamper Circuit with POSITIVE Biasing

Video: