Pada konfigurasi-konfigurasi bias sebelumnya, arus bias ICQ dan tegangan VCEQ dipengaruhi nilai gain arus 𝛽 pada transistor. Namun, karena nilai 𝛽 sensitif terhadap suhu, terutama pada transistor berbahan silikon dan biasanya nilai beta yang sebenarnya (aktual) tidak tertulis/terdefinisi dengan baik. Sehingga dibutuhkan rangkaian bias yang bisa meminimalisir ketergantungannya terhadap beta transistor atau bahkan tidak terpengaruh terhadap beta transistor.

Gambar 4.28 adalah konfigurasi voltage-divider bias. Jika dianalisis secara akurat, sensitivitas transistor terhadap perubahan beta sangat kecil. Jika parameter-parameter rangkaian ini dipilih dengan baik, maka nilai ICQ dan VCEQ yang dihasilkan hampir sepenuhnya tidak terpengaruh oleh perubahan beta. Jika mengacu pada pembahasan sebelumnya bahwa titik Q ditentukan oleh nilai tetap ICQ dan VCEQ seperti yang ditunjukkan pada Gambar 4.29. Nilai IBQ akan berubah seiring dengan perubahan beta, tetapi titik kerja pada kurva karakteristik yang ditentukan oleh nilai ICQ dan VCEQ tidak berubah jika digunakan parameter-parameter rangkaian yang tepat.

Seperti yang disebutkan sebelumnya, terdapat dua metode yang dapat digunakan untuk menganalisis konfigurasi voltage divider bias. Alasan pemilihan nama (voltage divider) untuk konfigurasi ini akan terlihat jelas dalam analisis yang akan diuraikan. Yang pertama akan dijelaskan adalah metode akurat yang dapat diterapkan pada setiap konfigurasi voltage divider bias. Yang kedua disebut sebagai metode pendekatan dan hanya dapat diterapkan jika kondisi-kondisi tertentu terpenuhi. Metode pendekatan memungkinkan analisis yang lebih cepat sehingga dapat menghemat waktu dan energi. Metode pendekatan juga sangat membantu dalam mendesain rangkaian transistor konfigurasi voltage divider bias yang akan dijelaskan pada bagian selanjutnya. Secara keseluruhan, metode pendekatan dapat diterapkan pada sebagian besar rangkaian transistor konfigurasi voltage divider bias dan oleh karena itu harus diperiksa dengan perlakuan yang sama seperti metode akurat.

Video Tutorial:

a. Analisis Metode Akurat

Untuk analisis DC, rangkaian pada Gambar 4.28 dapat digambar ulang seperti yang ditunjukkan pada Gambar 4.30. Sisi input rangkaian pada Gambar 4.30 dapat digambar ulang seperti yang ditunjukkan pada Gambar 4.31 untuk analisis DC. Rangkaian ekivalen Thévenin untuk rangkaian di sebelah kiri terminal basis kemudian dapat dianalisis dengan cara berikut:

Untuk mencari R_Th, Sumber tegangan diganti dengan rangkaian ekivalen short-circuit seperti yang ditunjukkan pada Gambar 4.32:

Untuk mencari E_th, Sumber tegangan V_CC dikembalikan ke rangkaian dan tegangan open-circuit Thévenin pada Gambar 4.33 dapat dihitung dengan menerapkan aturan pembagi tegangan sebagai berikut:

Kemudian Rangkaian Thévenin digambar ulang seperti yang ditunjukkan pada Gambar 4.34, dan I_BQ dapat ditentukan dengan cara pertama-tama terapkan hukum tegangan Kirchhoff searah jarum jam pada loop:

Meskipun Persamaan (4.30) tampak berbeda dengan konfigurasi-konfigurasi sebelumnya, namun perhatikan bahwa penyebutnya adalah resistansi pada terminal basis R_Th ditambah resistansi emitter R_E dikali dengan (𝛽 + 1) – yang tentu saja sangat mirip dengan Persamaan (4.17). Setelah I_B diketahui, parameter-parameter lainnya dapat dihitung dengan cara yang sama seperti yang digunakan pada konfigurasi emitter stabilized bias. Yaitu,

yang sama persis dengan Persamaan (4.19). Persamaan yang digunakan untuk mencari V_E, V_C, dan V_B sama dengan persamaan yang digunakan pada konfigurasi emitter stabilized bias.

Video Tutorial:

EXAMPLE 4.8

Determine the dc bias voltage V_CE and the current I_C for the voltage divider configuration of Fig. 4.35.

.

Video Tutorial:

b. Analisis Pendekatan

Bagian input konfigurasi voltage-divider dapat direpresentasikan oleh rangkaian pada Gambar 4.36. Resistansi R_i adalah resistansi yang setara dengan resistansi antara basis dan ground untuk transistor yang memiliki resistor emitter R_E. Ingat Persamaan (4.18) bahwa resistansi antara basis dan emitter didefinisikan oleh R_i = (𝛽 + 1)R_E. Jika R_i jauh lebih besar dari resistansi R₂ maka arus I_B akan jauh lebih kecil dari I₂ (arus selalu mencari jalur dengan resistensi terendah) dan I₂ akan kira-kira sama dengan I₁. Jika kita menerima pendekatan bahwa nilai I_B pada dasarnya adalah 0 A dibandingkan dengan nilai  I₁ atau I₂  maka I₁ = I₂, sekaligus R₁ dan R₂ dapat dianggap sebagai resistor seri. Tegangan pada R₂, yang sebenarnya adalah tegangan basis, dapat ditentukan menggunakan aturan pembagi tegangan (sesuai dengan nama konfigurasi ini). Yaitu,

Karena Ri = (𝛽 + 1)RE ≌ 𝛽RE, kondisi yang menentukan apakah metode pendekatan dapat diterapkan adalah:

Dengan kata lain, jika nilai 𝛽 dikali nilai R_E setidaknya 10 kali nilai R₂ maka metode pendekatan dapat diterapkan dengan tingkat akurasi yang tinggi. Setelah nilai V_B dihitung maka nilai V_E dapat dihitung dari:

dan arus emitter dapat dihitung menggunakan:

Tegangan kolektor emitter VCE dapat dihitung menggunakan:

Perhatikan urutan perhitungan pada Persamaan (4.33) sampai Persamaan (4.37), bahwa parameter 𝛽 tidak muncul dan IB tidak dihitung. Oleh karena itu titik Q (yang ditentukan oleh I_CQ dan V_CEQ) tidak tergantung pada nilai 𝛽.

Video Tutorial:

EXAMPLE 4.9

• Repeat the analysis of Fig. 4.35 using the approximate technique, and compare solutions for I_CQ and V_CEQ.

.

Video Tutorial:

EXAMPLE 4.10

• Repeat the exact analysis of Example 4.8 if 𝛽 is reduced to 50, and compare solutions for I_CQ and V_CEQ.

The results clearly show the relative insensitivity of the circuit to the change in 𝛽. Even though 𝛽 is drastically cut in half, from 100 to 50, the levels of I_CQ and V_CEQ are essentially the same.

Catatan Penting: Melihat hasil yang didapatkan pada konfigurasi fixed-bias, ditemukan bahwa arus berkurang dari 4,71 mA menjadi 2,35 mA ketika beta turun dari 100 menjadi 50. Untuk konfigurasi voltage-divider, perubahan beta yang sama hanya mengakibatkan perubahan arus dari 0,84 mA menjadi 0,81 mA. Bahkan yang lebih mencolok adalah perubahan V_CEQ untuk konfigurasi fixed-bias. Menurunkan beta dari 100 menjadi 50 menghasilkan peningkatan tegangan dari 1,64 V menjadi 6,83 V (perubahan lebih dari 300%). Untuk konfigurasi voltage-divider, hanya menghasilkan peningkatan tegangan dari 12,34 V menjadi 12,69 V (perubahan kurang dari 3%). Dengan demikian, mengubah beta sebesar 50%, menghasilkan perubahan parameter yang penting lebih dari 300% untuk konfigurasi fixed-bias dan kurang dari 3% untuk konfigurasi voltage-divider.

Video Tutorial:

.

EXAMPLE 4.11

Determine the levels of I_CQ and V_CEQ for the voltage-divider configuration of Fig. 4.37 using the exact and approximate techniques and compare solutions. In this case, the conditions of Eq. (4.33) will not be satisfied and the results will reveal the difference in solution if the criterion of Eq. (4.33) is ignored.

Video Tutorial:

Transistor Saturation

Rangkaian output kolektor–emitter pada konfigurasi voltage-divider memiliki tampilan yang sama dengan rangkaian output pada konfigurasi emitter-bias yang telah dianalisis pada Bagian sebelumnya. Persamaan yang dihasilkan untuk arus saturasi (saat V_CE diatur menjadi 0 V pada rangkaian) sama dengan yang diperoleh untuk konfigurasi emitter-bias. Yakni,

Kesamaan dengan rangkaian output konfigurasi emitter-bias menghasilkan perpotongan yang sama dengan konfigurasi voltage-divider pada garis bebannya. Oleh karena itu, garis beban konfigurasi ini akan memiliki penampilan yang sama dengan Gambar 4.25, dengan:

Untuk mencari nilai I_B, konfigurasi voltage-divider bias dan konfigurasi emitter-bias memiliki persamaan yang berbeda.

Video Tutorial: