Awalnya, siklus positif pertama dari sinyal input yang diterapkan akan menyebabkan dioda dalam kondisi reverse bias tetapi kapasitor belum sepenuhnya terisi. Oleh karena itu, pada siklus positif awal ini sinyal keluaran tidak akan dianggap.

Untuk siklus negatif pertama dari sinyal input, saat ini kapasitor terisi penuh hingga puncak sinyal input Vm tetapi dengan polaritas terbalik. Siklus negatif ini akan menyebabkan dioda forward bias yang mengakibatkan arus mengalir melalui dioda. Siklus positif selanjutnya akan membalikkan bias dioda sehingga sinyal akan muncul pada keluaran.

Pada awal Siklus positif kedua dari sinyal input, dioda berada dalam keadaan reverse bias yang mengakibatkan pengosongan muatan kapasitor. Oleh karena itu, pada keluaran, kita akan memiliki penjumlahan tegangan yang tersimpan di kapasitor dan sinyal input yang diterapkan:

Gambar 2.41 Sinyal input, rangkaian dan sinyal output Positive Clamper Circuit

Dalam analogi, kapasitor dapat dianggap seperti ember dan dioda seperti katup yang dapat dibuka dan ditutup. Ketika ember diisi dengan air, katup ditutup dan tidak ada air yang keluar. Ketika ember dituangkan, katup terbuka dan air keluar. Sama halnya dengan kapasitor yang terisi dengan muatan listrik pada saat siklus negatif dan dioda yang menyebabkan muatan listrik tersebut untuk keluar pada siklus positif.

Video Tutorial:

.

Percobaan Positive Clamper Circuit

Gambar 2.42 Rangkaian Percobaan Positive Biased Diode Clipper

Video:

.

.