Saat siklus positif sinyal input diterapkan, dioda menjadi forward bias yang menghasilkan arus tanpa beban pada output. Namun, arus yang mengalir melalui dioda akan mengisi kapasitor hingga mencapai puncak sinyal input, tetapi dengan polaritas terbalik. Kapasitor di sini diisi saat dioda pada kondisi forward bias.

Ketika siklus negatif sinyal input diterapkan, dioda akan menjadi reverse bias. Hal ini menyebabkan arus beban muncul pada output rangkaian. Sekarang, keadaan reverse dari dioda ini mengosongkan kapasitor. Jadi, pada output, tercapai penjumlahan tegangan kapasitor bersama dengan tegangan input. Oleh karena itu, pada output, kita memperoleh:

Gambar 2.43 Sinyal input, rangkaian dan sinyal output Negative Clamper Circuit

Video Tutorial:

.

Percobaan Negative Clamper Circuit

Gambar 2.44 Rangkaian Percobaan Negative Clamper Circuit

Video: